Понятие цифрового таймера

Содержание:

Введение - 3

Часть I. Принципы построения - 4

Часть II. Разработка схемы устройства - 5

2.1 Функциональная схема проектируемого устройства - 5

2.2 Внутренняя структура селектора импульсов - 6

2.3 Результат машинного моделирования - 8

Часть III. ПЛИС - 9

Часть IV. Разработка принципиальной электрической схемы устройства - 11

4.1 Выбор элементной базы - 11

4.2 Кварцевый генератор - 12

4.3 Разъем - 13

4.4 Буферные элементы - 14

Часть V. Экономическая часть - 15

Заключение - 16

Список используемой литературы - 17

Введение:

В данном КП разрабатывается устройство «Цифровой таймер», формирующее заданные интервалы времени со следующими параметрами:

Максимально формируемый интервал времени, с - 5х10-4;

Точность воспроизведения интервала времени, с - 10-7;

τзад, с - 10-7;

Длительность выходного импульса, с - 5х10-7.

Цифровые таймеры используются для автоматического включения/отключения электротехнического оборудования через заданный промежуток времени.

Они применяются для управления различными технологическими процессами. Стандартный таймер может использоваться в промышленных и бытовых электроустановках (в таких случаях должен устанавливаться в распределительных щитках).

Возможно использовать цифровые таймеры для временного включения освещения на лестничных площадках, в гаражах или подвалах. Таким образом, цифровые таймеры позволяют экономить электроэнергию, отключая освещение через установленный промежуток времени.

Надоело просыпаться под неприятный звон будильника? Теперь Вас может разбудить любой прибор, снабженный таймером, например, музыкальный центр или светильник.

Есть еще множество других предназначений цифрового таймера, но во всех случаях он используется для автоматического управления электроприборами в заданное время.

Часть I Принципы построения.

Для формирования задержек необходимой длительности, требуется отсчитывать нужное количество эталонных импульсов и сравнивать его с числом, задающимся входным кодом. Если числа совпадают, то на выходе устройства появляется калиброванный импульс.

Число вариантов длительности задержки выхода импульса можно рассчитать, учитывая максимальный формируемый интервал времени и длительность выходного импульса:

Х= (Тmax – Тmin) /Тmin= (5*10^-4 с - 10^-7 с) / (10^-7 с) = 999

При этом длительность задержки выхода импульса будет рассчитываться по формуле (10^-7 с)*Х, где Х – число от 0 до 999, записанное двоичным кодом. Чтобы подавать такое число, нам понадобится 10 входов, через которые будет поступать двоичный код, и десятиразрядный регистр, в котором это число будет храниться.

Для подсчёта эталонных импульсов используется десятиразрядный счётчик, для сравнения с заданным кодом используется устройство сравнения (компаратор) той же разрядности.

Необходимая длительность выходного импульса получается с помощью формирователя выходных импульсов.

Рис. 1 Структурная схема селектора импульсов.

Часть II . Разработка схемы устройства.

2.1 Функциональная схема проектируемого устройства.

В данной главе будет рассмотрен вопрос о функциональном устройстве проектируемого прибора и приведена внутренняя структура программируемой логической интегральной схемы, которая является основой рассматриваемого здесь цифрового таймера, а так же будут приведены результаты машинного моделирования. В качестве среды проектирования ПЛИС Altera мы берём MAX+PLUS II. Назначение семейства ПЛИС для реализации проекта предоставили компилятору для того, чтобы оценить требуемые ресурсы. На рис.3 приведена функциональная схема селектора импульсов.

Рис. 2. Функциональная схема таймера

Вся схема тактируется от кварцевого импульсного генератора частотой 10 МГц .

2.2 Внутренняя структура селектора импульсов.

На рис. 3 приведена внутренняя структура цифрового таймера. В начале разработки схемы мы выбрали, как среду разработки MAX+PLUS II. Запустив пакет САПР AlteraMax + PLUSII, в графическом редакторе Graphic Editor, мы создали новый файл(file, new…), выбрали из базы данных нужные нам элементы. С помощью редактора MegaWizardPlug-InManager, встроенного в Max+ PLUSII, были сделаны десятиразрядные регистр, счётчик и компаратор.

После того, как схема была полностью спроектирована, мы проверили её на наличие ошибок с помощью компилятора системы (Compiler).

Работа схемы :

Наша схема тактируется ГТИ, который на схеме изображен как вход «gti». На входы a[9..0] подается десятиразрядный двоичный код, управляющий временем задержки выходного импульса. Под действием импульса запуска, поступающего на вход «zap», управляющий код запишется в регистр. Этим же импульсом переведётся в единичное состояние первый триггер. Снятие импульса запуска блокирует запись в регистр до следующего сигнала записи, предотвращая случайную запись управляющего кода во время работы схемы, для избежания возникновения ошибок.

Каскад из двух инверторов и элемента «2И», стоящий перед триггером, необходим в схеме для предотвращения ошибки, возникающей, если фронт импул

Внимание, отключите Adblock

Вы посетили наш сайт со включенным блокировщиком рекламы!
Ссылка для скачивания станет доступной сразу после отключения Adblock!

Скачать