Организация памяти. Организация систем адресации и команд

Содержание

1. Организация памяти.

2. Организация систем адресации и команд

3. Заключение

4. Список использованной литературы

Организация памяти

Системная память.Обычно под системной понимают лишь оперативную память. На са­мом деле работоспособность всей компьютерной системы зависит от характеристик подсистемы памяти в целом. Подсистема памяти охватывает:

оперативную память как таковую;

кэш-память первого уровня, расположенную в ядре МП;

кэш-память второго уровня (в некоторых конфигурациях она выступает как кэш третьего уровня), размещаемую на СП, на картридже МП или в его ядре;

контроллер памяти;

шины данных и команд, объединяющие все элементы подсистемы в единое целое.

Системная память подразделяется на два типа — с динамической и статической выборкой. В первом случае значение бита информации в ячейке определяется наличием или отсутствием заряда на миниатюрном конденсаторе, управляемом одним—двумя транзисторами. В статичес­кой памяти применены специальные элементы — триггеры, реализован­ные на 4-6 транзисторах. Естественно, что из-за необходимости ожида­ния накопления (стекания) заряда на конденсаторе быстродействие DRAMниже. Однако благодаря большему числу транзисторов на ячей­ку, память SRAMсущественно дороже. Обычно модули DRAМ приме­няют в оперативной и видеопамяти, а модули SRAМ — в качестве быс­трых буферных элементов в процессорах, на СП, в контроллерах дис­ков, CD-RОМ и пр.

Статическая память. Ячейкой в статической памяти является триггер — логический эле­мент с двумя устойчивыми достояниями, в любом из которых он сохра­няется до тех пор, пока подается питание. Время срабатывания триггера составляет в современных микросхемах единицы наносекунд. Однако плотность компоновки ячеек SRAMсущественно ниже, чем в микросхе­мах DRAM, а стоимость производства выше, поэтому статическая па­мять применяется лишь в наиболее ответственных компонентах.

В современных системах обычно используется конвейерный режим с пакетным способом передачи данных (PipelinedBurstCache), организо­ванный на микросхемах статической памяти с синхронным доступом.

Асинхронная динамическая память (DRAM).Асинхронный интерфейс работы динамической памяти предусматри­вает наличие отдельного устройства в контроллере памяти для генера­ции управляющих сигналов. Для операций чтения/записи определяется продолжительность, зависящая от технологии изготовления микросхе­мы, ширины шины данных, наличия буфера и других параметров. Каждый цикл операции чтения и записи ячеек памяти может иметь продолжительность, отличную от других циклов. Никакая последую­щая операция не может начаться до сигнала об окончании предыдущей. Для генерации необходимых импульсов контроллер асинхронной памя­ти имеет делитель, вырабатывающий сигналы необходимой частоты для каждой операции внутри цикла.

Синхронная динамическая память (SDRAM).Вэтом случае все команды и обмен данными по шине памяти прохо­дят синхронно с тактовыми импульсами системной шины, поэтому все циклы одной операции имеют одинаковую продолжительность.

Ячейки в динамической памяти образуют матрицу, состоящую из строк и столбцов. При считывании данных содержимое одной строки целиком переносится в буфер, реализованный на элементах статичес­кой памяти. После этого из строки считывается значение (0 или 1) нуж­ной ячейки, и содержимое буфера вновь записывается в прежнюю стро­ку динамической памяти. Такие переносы данных осуществляются пу­тем изменения состояния конденсаторов ячеек, то есть происходит про­цесс заряда (разряда, если конденсатор был заряжен). Так как конден­саторы чрезвычайно малы, высока вероятность непроизвольного изме­нения их состояния из-за паразитных утечек и наводок.

Для исключения утраты данных проводятся циклы регенерации с определенной частотой, которые обычно инициализируются специали­зированными микросхемами. За один такт микропроцессора память может регенерироваться несколько раз.

Без участия МП информация из памяти может считываться блоками устройством прямого доступа к памяти DMA— DirectMemoryAccess. При необходимости оно посылает запрос, содержащий адрес и размер блока данных, а также управляющие сигналы. Так как доступ к памяти по каналам DMAодновременно могут иметь несколько устройств (на­пример, процессор, видеокарта с интерфейсом AGP, контроллер шины PCI, HDD), образуется очередь запросов, хотя каждому потребителю ресурсов памяти требуются собственные данные, часто расположенные не только в разных микросхемах, но и в разных банках памяти.

ОЗУ (англоязычное название RAM, Random-AccessMemory— па­мять с произвольной выборкой) хранит выполняемые программы и данные, непосредственно участвующие в операциях. Среднее время доступа к ее ячейкам составляет около 10 наносекунд (10~⁹ с). На современных ПК объем ОЗУ находится в пределах 128-4096 Мбайт. От объёма ОЗУ зависит не только возможность работы с ресурсоём­кими программами, но и его производительность, поскольку при нехватке памяти в качестве её логического расширения используется жесткий диск, время доступа к которому значительно больше. На производи­тельность ПК влияют также быстродействие ОЗУ и используемый спо­соб обмена данными между микропроцессором и памятью.

ОЗУ реализуется на микросхемах DRAM (DynamicRAМ — динами­ческая память с произвольной выборкой), характеризующихся по срав­нению с другими разновидностями памяти